Por Abhishek Ghosh 22 de octubre de 2023 8:35 pm Actualizado el 22 de octubre de 2023AnuncioLa computadora con conjunto de instrucciones reducido (RISC) es una filosofía de diseño para procesadores de computadora. El objetivo del diseño era prescindir de un conjunto de instrucciones complejo que fuera conveniente para la programación ensambladora en favor de instrucciones que fueran fáciles de decodificar y ejecutar rápidamente. Esto también permitió velocidades de reloj más altas. La filosofía de diseño opuesta a RISC se llama Computadora con conjunto de instrucciones complejas (CISC). En los tiempos modernos, la distinción entre RISC y CISC ha perdido en gran medida su importancia. Las antiguas familias de procesadores RISC ahora también incluyen instrucciones más complejas, los procesadores CISC han recibido componentes de diseño similares a RISC desde mediados de los años 1990 y también son superescalares. La decodificación de instrucciones ocupa sólo una pequeña parte del área del chip, independientemente de RISC o CISC. La superficie principal de los chips ahora está ocupada por unidades de procesamiento que sólo han aparecido en los procesadores desde principios de los años 1990. Características típicas de los procesadores RISC No existe una definición formal de los mismos. La mayoría de los procesadores RISC tienen las siguientes características: Superescalaridad La «ejecución real del comando» generalmente solo toma 1 ciclo de reloj por instrucción. Se inicia un comando por barra y un comando (anterior) finaliza en cada barra. La decodificación se realiza sin microcódigo a través de una red cableada. Un procesador RISC clásico ejecuta comandos en cuatro ciclos: buscar, decodificar, cargar y ejecutar. Siempre hay un comando en cada uno de estos niveles. Arquitectura de almacenamiento de carga En una arquitectura de almacenamiento de carga, solo los comandos de carga y almacenamiento acceden a la memoria. Todos los demás comandos funcionan exclusivamente con operandos de registro y literales. Estos comandos de carga y almacenamiento no tienen modos de dirección complejos, sino que las direcciones se calculan en registros de libre uso. Sin embargo, solo unas pocas CPU RISC tienen una arquitectura clásica de almacenamiento de carga; la mayoría permite un operando de memoria. Gran cantidad de registros abiertos para usar y código de tres direcciones Para permitir que el compilador genere código de manera eficiente y optimice los programas, los procesadores RISC tienen una Gran cantidad de registros de uso gratuito (normalmente 16 o 32) e instrucciones en código de tres direcciones. Los comandos en el código de tres direcciones tienen un registro de destino y dos registros de origen. El procesador Berkeley RISC y sus descendientes también tienen ventanas de registro que permiten una cantidad particularmente grande de registros y aceleran la llamada de subrutinas. Comandos de longitud fija y bajo formato. Todos los comandos tienen la misma longitud y solo hay unos pocos formatos de comando. Esto significa que la posición del código de operación, los operandos de registro y los literales es la misma para casi todas las instrucciones, lo que hace que la decodificación sea mucho más fácil y, por tanto, más rápida. Lo típico son palabras de comando de 32 bits de ancho y cinco formatos de comando diferentes. Estas arquitecturas RISC utilizan longitudes de instrucción variables de 16 y 32 bits para acortar el código del programa.

Source link