El equipo de diseño de semiconductores Synopsys se dirige a los clientes de centros de datos con un modelo Ethernet de 1,6 terabits (1,6T) destinado a habilitar chips para aplicaciones de redes de IA exigentes. La empresa con sede en California, mejor conocida como proveedora de herramientas de automatización de diseño electrónico (EDA), afirma que su último trabajo es la primera solución IP Ethernet 1.6T completa para que los diseñadores de chips creen productos teniendo en cuenta las crecientes demandas de ancho de banda del procesamiento de IA. . Aunque no se espera que el IEEE finalice la última versión del estándar Ethernet de 1,6 Tb hasta 2026, Synopsys dice que su diseño proporciona a los fabricantes de chips la IP que necesitan hoy para crear el silicio de red rápido. Se espera que este año se complete un conjunto básico de características a través del grupo de trabajo 802.3dj. Synopsys ha basado su diseño en este último, admitiendo velocidades Ethernet de 4 x 400G, 2 x 800G y 1,6T con SerDes de 112 Gbps y 224 Gbps. Además de los componentes de control de acceso a medios (MAC) de 1.6T y subcapa de codificación física (PCS), la solución tiene PHY Ethernet de 224G e IP de verificación. Con la locura actual por la IA impulsada por los últimos modelos generacionales, las redes de datos en los centros de datos en la nube donde se alojan más comúnmente han sentido la presión de los enormes volúmenes de datos necesarios para entrenarlas. Esto requiere velocidades de Ethernet significativamente más rápidas para mantener el ritmo de las crecientes demandas de datos, según John Koeter, vicepresidente senior de estrategia y marketing IP de Synopsys. «Nuestra solución IP completa para Ethernet 1.6T, subsistemas previamente verificados… permite a los diseñadores integrar con confianza la funcionalidad necesaria en sus SoC con menos riesgo», afirmó. La medida ha sido bien recibida por el consorcio industrial Ethernet Alliance. «Con las crecientes demandas de modelado de lenguajes de gran tamaño, simulación de HPC y entrenamiento de IA en centros de datos de hiperescala, los límites de la red están superando el umbral de los terabits por segundo», dijo en un comunicado el presidente Peter Jones, también ingeniero distinguido de Cisco. «La disponibilidad de herramientas de desarrollo capaces de satisfacer estas necesidades es fundamental para el éxito de los estándares Ethernet de próxima generación dirigidos a este mercado». Synopsys dijo que sus componentes Ethernet MAC y PCS de 1.6T reducen el área de silicio requerida en un 50 por ciento y al mismo tiempo reducen la latencia en un 40 por ciento a través de una arquitectura patentada de corrección de errores directos de Reed-Solomon. Todos los componentes del modelo Ethernet 1.6T ya están disponibles y ya han sido adoptados por varios clientes, afirmó Synopsys. El diseño ha sido validado con múltiples plataformas de hardware, PHY y conjuntos de verificación de Ethernet en una amplia gama de procesos de producción y fundiciones, dijo la compañía. ®

Source link